Laporan akhir percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Vidio Rangkaian

6. Analisa 

7. Link Download

 1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. JK Flip flop
2. LED
3. Signal generator
4. Ground
5. Switch SW SPDT

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Rangkaian di atas merupakan rangkaian counter down yitu menampilkan bilangan biner dari yang tinggi ke rendah atau dari biner 15 sampai ke 0. Rangkaian diatas terdiri dari 4 buah JK FF satu buah signal generator, 2 buah ground, 4 buah LED dan satu buah switch. Pada JK FF se reser mya aktif rendah dimana akan aktif jika berlogika 0 dan clk juga aktif rendah yang aktif jika berlogika 0.

Dimana prinsip kerja rangakain diatas adalah ketika clk berlogika 0 maka pada clk ff pertama akan berlogika 0 diteruskan ke J sehingga J berlogika 1 lalu diumpankan ke Q dimana Q berlogika 1 sehingga logicprobe berlogik 1. Lalu diteruskan ke Q'= 0 . output Q' dihubungkan ke clk ff setelahnya sehingga clk ff kedua juga berlogika 0 diumpankan ke J=1 dan diteruskan ke Q=1 sehinga logicprobe kedua berlogika 1 begitu seterusnya hingga ff yang ke 4 sehingga membentuk bilangan biner 15 yaitu 1111. Setelah 1111 maka rangkaian akan di clk ke 1 lalu ke 0 maka rangkaian akan menampilakan biner 14 yaitu 1110 begitu seterusnya hingga biner ke 0.

5. Vidio Simulasi [Kembali]

6. Analisa [Kembali]

1. Analisa output percobaan berdasarkan ic yang digunakan?

 

Pada rangakaian di atas IC yang digunakan yaitu ic 74ls112 JK FF yang dimana pada JK flipflop, jika input J dan K nya bernilai 1, maka output dari flip flop yaitu Q dan Q' akan bersifat toggle pada saat clocknya aktif rendah, sesuai dengan tabel kebenarannya. Dimana prinsip kerja dari rangkaian asynchronous yaitu generator menginputkan sinyal clock ke jk fliflop paling ujung da jk flipflop lainnya mendapatkan pulsa input dari jk flipflop sebelumnya. 

2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga?

Output dari flip flop kedua dan ketika yaitu bergantung pada output  Q' flip flop sebelumnya dimana Q' flip flop sebelumnya terhubung   ke clk flip flop kedua dan ketiga. Jadi flip flop kedua dan ketiga akan berlogika 1 outputya (lampu hidup) ketika output dari Q' flip flop sebelumnya berlogika 0. Maka ketika output dari Q' sebelumnya 0 maka diteruskan k clk ff kedua lalu diumpankan ke J=1 diteruskan ke Q=1 karena output Q=1 maka led aktif. Begitu pada flip flop ketika output dari Q' ff kedua yang berlogika 0 diteruskan ke clk ff ketiga lalu diumpankan ke J=1 dan diteruskan ke Q=1 karena Q=1 maka led aktif atau berlogika 1.

7. Link Download [Kembali]

HTML klik

File Rangkaian klik

Vidio klik